Hola,
Tengo dudas acerca de este ejercicio. En la solución planteada en el examen, en la transición del estado "q1" al "q3", no tendría que bajar a 0 la señal sync? porque la letra dice que sync baja a cero luego de cada bit transmitido y antes de empezar un byte, este es el caso del último bit transmitido antes de que se encienda "ready". O sea, para el caso del bit número 8 habrían al menos dos ciclos de reloj en el cual sync está en 0.
La otra duda con respecto a este ejercicio, es en la transición del estado "q3" al estado "q0". Por qué Sync es X? y en el lazo en "q0" Sync se enciende porque siempre hay un reset luego de "ready" y antes de empezar una nueva transmisión?
Muchas gracias.