Parcial 2019

Re: Parcial 2019

de Nicolas Gammarano -
Número de respuestas: 0
Hola, Heber,

En este circuito, el par de transistores M1 y M2 y el par de transistores M3 y M4 implementan cada uno una llave analógica CMOS como la vista en el curso. Los transistores operan como llaves, es decir en corte o en zona lineal (¡no en saturación!).

En este circuito, la llave implementada por M1 y M2 está cerrada si V_{cont}=V_{DD}, o abierta si V_{cont}=0, mientras que la llave implementada por M3 y M4 está cerrada si V_{cont}=0, o abierta si V_{cont}=V_{DD}.

Es decir que:
  • si V_{cont}=0, la corriente I de la fuente de corriente circula toda por la resistencia R_{aux} y no circula corriente por R_L
  • si V_{cont}=V_{DD}, la corriente I de la fuente de corriente circula toda por la resistencia R_L y no circula corriente por R_{aux}

Saludos