Hola, Heber,
En este circuito, el par de transistores M1 y M2 y el par de transistores M3 y M4 implementan cada uno una llave analógica CMOS como la vista en el curso. Los transistores operan como llaves, es decir en corte o en zona lineal (¡no en saturación!).
En este circuito, la llave implementada por M1 y M2 está cerrada si
, o abierta si
, mientras que la llave implementada por M3 y M4 está cerrada si
, o abierta si
.
Es decir que:
En este circuito, el par de transistores M1 y M2 y el par de transistores M3 y M4 implementan cada uno una llave analógica CMOS como la vista en el curso. Los transistores operan como llaves, es decir en corte o en zona lineal (¡no en saturación!).
En este circuito, la llave implementada por M1 y M2 está cerrada si
![V_{cont}=V_{DD} V_{cont}=V_{DD}](https://eva.fing.edu.uy/filter/tex/pix.php/24110c712b425051c26fd38cdc781a5b.png)
![V_{cont}=0 V_{cont}=0](https://eva.fing.edu.uy/filter/tex/pix.php/86a870a853269657ec4ad847d010a330.png)
![V_{cont}=0 V_{cont}=0](https://eva.fing.edu.uy/filter/tex/pix.php/86a870a853269657ec4ad847d010a330.png)
![V_{cont}=V_{DD} V_{cont}=V_{DD}](https://eva.fing.edu.uy/filter/tex/pix.php/24110c712b425051c26fd38cdc781a5b.png)
Es decir que: