Hay un error en el dibujo del circuito. Faltan las ANDs que, usando la salidas de las ANDs que actualmente llegan directo a la OR, como entrada, seleccionan cual bit de los S0..S3 corresponde presentar a la OR de 4 entradas para que aparezca a la salida de la ROM.
Una manera alternativa es usar ANDs de tres entradas (en lugar de las de 2 entradas), siendo la tercer entrada cada uno de los bits S0..S3.
Saludos.
Sergio.