Buenas tengo una duda respecto a esta ROM, particularmente al circuito donde intervienen a[31] y a [30], no entiendo por que todos los ands pasan por un or, a mi parecer la salida de ese or daria siempre 1. ¿Lo que se deberia hacer no es conectar cada una de las salidas de los ands con cada una de las salidas s de la rom con el tristate?
Hay un error en el dibujo del circuito. Faltan las ANDs que, usando la salidas de las ANDs que actualmente llegan directo a la OR, como entrada, seleccionan cual bit de los S0..S3 corresponde presentar a la OR de 4 entradas para que aparezca a la salida de la ROM.
Una manera alternativa es usar ANDs de tres entradas (en lugar de las de 2 entradas), siendo la tercer entrada cada uno de los bits S0..S3.
Saludos.
Sergio.