Hola,
Estimada:
Eso depende del hardware. Viendo el dibujo del pipeline, hay que seguir el camino de datos y ver cuántos ciclos de reloj se demoran entre que se calcula la condición del salto hasta que el PC correcto es cargado. En el caso del pipeline mips de 5 etapas son 3 ciclos de espera entre la etapa IF del salto y la etapa IF de la instrucción a la que se salta (si se predice de forma incorrecta).
Si no tienen una especificación, en general se indica con un cierto número de ciclos ("hay N ciclos de penalización"). Si no tienen nada en qué basarse hay que asumir algo razonable.
Saludos,
Federico
Suponiendo que se toma el salto: el PC correcto es cargado en la etapa siguiente al cálculo de la condición, es decir, la etapa MEM. Por lo cual el IF de la siguiente instrucción puede comenzar en ese mismo ciclo (ciclo donde el BNZ está en la etapa MEM) no? Me confunde porque en práctico vimos un ejercicio donde el IF de la siguiente instrucción arrancaba en el ciclo donde el BNZ estaba en etapa EX, pero en ese caso el PC aún no ha sido actualizado.
Gracias y saludos.