hola! puede ser que el diagrama de estados este mal en algunas flechas? ya que no cumple con la parte de la letra que dice " En los períodos de reloj en los que cambia c (como es una señal asíncrona) se deberá esperar hasta el siguiente período de reloj para
efectuar los cambios en las salidas s1 y s0,,"
por ejemplo cuando pasa de q0 a q2 porque c cambia, hace los cambios inmediatamente en s1 y s0