Hola, quería saber si la salida "C" del circuito de la parte c de los lunes y miércoles tiene que ser 0 durante el período de reloj en que el reset se encuentra en 0 o si puede ser 1, ya que de no ser por eso nuestro diseño funciona bien. Como no está especificado en la letra y solo en la figura de el editor de ondas nos quedaba la duda.
Muchas gracias
El reset lo que hace es llevar a los FF del sistema a valores predeterminados de un estado inicial. La salida con reset activo va a ser la salida de ese estado inicial.
Incluso si en ese estado la salida cambia con la entrada, la salida va a cambiar aunque esté activo el reset.
--------------------------------------
Hola, quería saber si la salida "C" del circuito de la parte c de los lunes y miércoles tiene que ser 0 durante el período de reloj en que el reset se encuentra en 0 o si puede ser 1, ya que de no ser por eso nuestro diseño funciona bien. Como no está especificado en la letra y solo en la figura de el editor de ondas nos quedaba la duda.
Muchas gracias