Prueba 2014 EJ3

Prueba 2014 EJ3

de Gonzalo Cu -
Número de respuestas: 2

En este ej cuando se escriben las entradas multiplexadas del T80 los datos de salida de los controladores van drecto al al OR general de entradas al micro, no se habilitan por ninguna otra señal, por que es esto?

En respuesta a Gonzalo Cu

Re: Prueba 2014 EJ3

de Gaston Dario Garcia Gonzalez -

  • Conexiones con el T80: M1_n, IORQ_n, MREQ_n, RD_n, WR_n y A0 son conectados a los pines del T80 del mismo nombre.

    Los buses DI_vector, DI_opcode y DO deben conectarse como se indica en la Figura 2. No es necesario crear una habilitación para DO, puesto que el controlador mantiene este bus inactivo salvo durante los ciclos dirigidos a él.


    Esto es extraído del manual del controlador, espero conteste tu pregunta. 

En respuesta a Gaston Dario Garcia Gonzalez

Re: Prueba 2014 EJ3

de Gonzalo Cu -

Si ok, pero eso no es cierto para cualquier chip?

Las memorias no mantienen inactivas las salidas a menos que haya un ciclo de reed hacia ellas? Sin embargo los vectores DO de estas se habilitan con su chip select.