Duda de tiempos ciclo M1 o RD

Duda de tiempos ciclo M1 o RD

de Juan Andres Pons Vuolo -
Número de respuestas: 1

Mi duda sería cual es el requerimiento luego de que la memoria pone los datos en el bus, a mi parecer sería Thold > T14 siendo T14 el tiempo que demora RD en inhabilitarse luego del flanco de reloj donde se lee los datos (en el caso del ciclo RD es T25), pero no se si esta bien. En la pagina 24 de la cartilla aparece un T16 que va desde que sube Rd hasta que los datos son invalidos pero no se si hay que tomarlo en cuenta, y en caso de que si, porque sería?

Thold es el tiempo que la memoria mantiene los datos en el bus.

Gracias!

En respuesta a Juan Andres Pons Vuolo

Re: Duda de tiempos ciclo M1 o RD

de Julio Perez -

Juan Andrés:

en los ciclos en los que el procesador lee datos desde el bus de datos (ciclo M1, ciclos lectura en memoria y en entrada/salida, ciclo de reconocimiento de interrupción) la hoja de datos impone dos requerimientos:

- un tiempo de setup: los datos tienen que estar estables desde un tiempo antes de que se realice la lectura (t15 o t25 dependiendo del ciclo)

- un tiempo de hold: los datos tienen que mantenerse estables hasta un tiempo después de realizada la lectura (t16: data hold time after RD rise)

No se si entiendo del todo tu duda. Capaz que te aclara ver el ejemplo que está explicado en el repartido "Un procesador de 8 bits", sección 7.c. Está para bajar en la página.

Espero que ayude, si no es así volvé a consultar.

julio