En ejercicios como este, asumo que las palabras de memoria son de 8 bits verdad?
Con lo cual las direcciones de memoria de 32 bits en este ejercicio quedarian divididas de la siguiente forma:
[Tag 20] [Set 10] [Word 4]
Dado que las lineas de la cache son de 128 bits, entonces alojan 16 palabras y por eso la seccion Word es de 4 bits.
Desde ya muchas gracias.
Buenas!
La letra aclara lo siguiente: 'Suponga que la caché tiene un tamaño de línea de 4 palabras de 32 bits.'. Eso deja ver que el direccionamiento de memoria es por palabras de 32 bits.
Saludos!
Gracias a ambos!
Los aprovecho para realizar otra consulta:
Donde puedo leer material sobre direccionamiento en cahces L2?
Porque me encuentro con la parte c del ejercicio 5, y se me ocurren algunas cosas, pero ninguna fundamentada ya que no encuento material
Saludos y gracias!!
Estimado:
En la bibliografía no está muy explicado, la idea es que lo piensen uds y vean qué tipo de problemas aparecen. En otro mensaje del foro comenté una posible solución.
Saludos,
Federico