Considere un microprocesador con direcciones de 32 bits que tiene una cache on-chip
de 16 KBytes asociativa por conjuntos de 4 vías (4 way associative). Suponga que la
caché tiene un tamaño de línea de 4 palabras de 32 bits. Dibuje un diagrama de
bloques de esta caché, mostrando su organización y cómo se utilizan los diferentes
campos de dirección para determinar un acierto/fallo de caché. Donde se asigna,
dentro de la caché, la palabra de la posición de memoria ABCDE8F8h?
Por línea de cache tengo 16 B? debido a que son 4 palabras * 32 bits (4B) cada una?
Luego con 4 bits identifico el byte?
Hallé que los bits de CONJUNTO son 8 y los de TAG (si esta bien que la dirección sea de 32 bits) son 20 bits.
Luego no sé como resolver la última parte del ejercicio y a cuál dibujo se refiere.
Muchas gracias,
Verónica.