Cuando programamos el diseño de la parte B en la placa anda bárbaro. Pero cuando simulamos los vectores de salida quedan fijos sin importar cómo varíen las entradas. Qué puede estar causando esto? Compilamos con top-level como corresponde...
Una posibilidad es que estén manejando el reset al revés, otra es que estén cambiando las entradas en los flancos de reloj, y ahi no se respetan tiempos de setup y hold.
En respuesta a Gabriel Bibbo Frau
Re: Problema con la simulación
Quizas no usan la frecuencia correcta, fijense que si usaron divisores de frecuencia, en lugar de un flanco de reloj tienen que esperar un monton de flancos de reloj... Yo y mi grupo somos de la letra de los viernes, no se mucho de la otra letra, pero a nosotros nos pasaba por ahi el problema...
Si es eso; recomiendo sacar los divisores para simular porque sino te va a demorar pila para darte el "report" de la simulación.