Hola,
Estamos resolviendo el laboratorio y se nos presentó una duda al momento de realizar los puertos que reciben las entradas PSCLK_I y PSDAT_I y por otro lado las salidas PSCLK_O y PSDAT_O , en la parte de modificación del hardware.
La letra especifica que dos bits “entran” al bus D (siendo estos ambos D[0]) desde la compuerta tirestado, y de forma similar sucede a la salida desde el mismo bus.
La primer pregunta es si hay que sustituir la compuerta triestado por una forma más adecuada como en la tarea 2 para el ingreso de estos bits al bus.
La segunda pregunta es si ese bus que se denomina D[7..0] se puede juntar en uno solo ya que en ambos ejemplos de la práctica es el mismo, o hay que modificar su nombre para poder mapearlos ya sea en el bus de entrada como DI[7...0] o DO[7..0]?
Desde ya les agradecemos!