Foro del curso

Hola,

1) Lo lógico es suponer que el transistor está saturado porque trabaja como amplificador. Si tuvieras datos como para verificarlo lo que corresponde es verificarlo. En este caso estas en lo correcto que uno no tiene datos como para verificarlo (porque inicialmente no conocés VBG).

2) Los asteriscos estimo los incluyó quién hizo la solución porque si hubiera puesto, por ej., VD, sin asterisco se podría pensar que está hablando de la tensión del drain a tierra. Y en cambio se quiere referir a VBD. Se podría haber hecho toda la solución hablando de VBD y VBS y no incluir la notación con los asteriscos, de todos modos está claramente definido a que se le llama VD* y VS*. En el caso de VP* es tal vez es un exceso de prolijidad, se le podría haber llamado VP simplemente. De todos modos no está mal, ya que el verdadero VP de un pMOS es negativo (igual a (VGB-Vt0p)/(1+delta) y no (VBG-abs(Vt0p)/(1+delta)), posiblemente eso se quizo indicar con el *, indicar que es el "VP" que usamos cuando para el pMOS usamos las variables de modo de poder usar las eqs. del nMOS. En cualquier caso también está claramente definido a qué se le llama VP*.

3) Sobre el dibujo de las formas de ondas para la excursión se podría haber hecho. De todos modos en este caso es menos necesario ya que el único nodo que se mueve en la rama de salida es vo. El terminal de source no se mueve en ac porque está el condensador C2 y la excursión la analizamos en la banda pasante.

Saludos,

Fernando