El OE se usa para implementar el OR cableado, donde una de las salidas "unidas" estará habilitada y pondrá un valor lógico. Esto hace que, en principio, toda entrada a un circuito estará en un nivel lógico.
Si esto no fuera así, una entrada unida a una salida que está en "tercer estado" adopta, generalmente, el nivel lógico 1, pero claramente sería una situación no deseable. Toda entrada debe tener un nivel lógico definido y lo anterior debería ser una excepción.
El ejemplo que mencionás por mas que A10 estuviera en Z, al estar en 0 el CS, la salida de la AND estaría en 0 y por tanto en 0 la entrada de las ROMs usadas para construir la más grande. El problema puede darse con el OE=1, que no necesariamente generaría el OE=1 en la entrada de las ROMs y la salida no pasaría a un nivel lógico. En la práctica posiblemente funcione por lo dicho anteriormente que "Z" es tomado como "1".
Sin embargo volviendo a lo del comienzo, no debería darse que A10 esté en Z.
Saludos.
Sergio.