Hola! Quería saber si el RESET hay que tenerlo en cuenta como entrada para los mapas de Karnaugh, ya que en el ej.4 lo determino como entrada y lo minimizo mediante Karnaugh, pero en todos los demás ejercicios nunca lo tomo como entrada en la tabla de estados. Gracias!!
La entrada de reset debería estar presente en todo circuito sencuencial y pone el circuito en el estado inicial que se haya determinado.
Normalmente es una entrada asincrónica que se conecta directo a las entradas CLRN o PRN de cada Flip Flop del sistema y por lo tanto NO se considera una entrada en los mapas de karnaugh (allí solamente aparecen las entradas sincrónicas y el estado actual del sistema, es decir las salidas de los flip flops). Usualmente uno diseña el circuito para que el estado inicial coincida con el estado "todos los Flip Flops en 0" con lo cual al entrada reset va conectada (negada) a la entrada CLRN de cada flip flop. Si tu estado inicial fuese por ejemplo Q2=0, Q1=1 y Q0=0 entonces conectarías la entrada reset negada a CLRN del flip flop 2 y 0 y a PRN del flip flop 1.
No se donde viste la resolución del ejercicio 4 considerando Reset como entrada sincrónica. Tal vez alguien lo puso como ejemplo de entrada sincronica en el ejemplo pero no es lo usual.
El único caso en el cual entraría en la minimización de Karnaugh es si la letra por pide explícitamente que el reset sea sincrónico.
Saludos,
Gustavo
Buenas, me sigue quedando una duda acerca de esto. Entiendo que lo normal es conectar la entrada RESET directamente a las entradas Set y Clear de los Flip Flops, pero algunas veces puede pasar que luego de hacer Karnaugh quede una lógica combinatoria para la salida, en vez de estar directamente conectada a las salidas de los Flip Flops, y en ese caso puede pasar que al activar el RESET el comportamiento no sea el esperado (la salida del circuito no vuelva al estado inicial).
Por ejemplo, en el ejercicio 3 del práctico 5 el circuito me quedó como se ve en la imagen, y en este caso aunque el RESET esté activado y haga que la salida del Flip Flop sea 0 (por estar conectado al Clear), la salida del circuito S va a depender del valor de la entrada E. Por ejemplo, si E=0 la salida S va a ser 1 cuando se esperaría que sea 0 porque RESET=1.
En este caso se debería hacer Karnaugh considerando también la entrada RESET? En caso de ser así, no usaríamos el Set y Clear del Flip Flop no (las conectamos a VCC)?
Muchas gracias!
hola,
acordate que los FF se usan para almacenar el nuevo estado deseado, en base a las entradas y estado actual. Lo que hacemos con el set y clear es darle un valor inicial al FF. estos valores van a representar el estado inicial de la máquina y por ende depende de como hayas codificado tu estado inicial
el FF responde a la entrada clear o set cuando una de ellas vale 0 (por eso negamos la entrada reset). Si ambas valieran 1, el FF va a comportarse como diga su tabla de verdad/ecuación (osea el comportamiento normal). entonces usando el clear o set, ponemos al circuito en el estado inicial de nuestra máquina de estados, y luego el circuito comienza a funcionar con el comportamiento esperado (en base a las entradas y el estado de la máquina)
si no queda claro pregunta de nuevo
saludos!
acordate que los FF se usan para almacenar el nuevo estado deseado, en base a las entradas y estado actual. Lo que hacemos con el set y clear es darle un valor inicial al FF. estos valores van a representar el estado inicial de la máquina y por ende depende de como hayas codificado tu estado inicial
el FF responde a la entrada clear o set cuando una de ellas vale 0 (por eso negamos la entrada reset). Si ambas valieran 1, el FF va a comportarse como diga su tabla de verdad/ecuación (osea el comportamiento normal). entonces usando el clear o set, ponemos al circuito en el estado inicial de nuestra máquina de estados, y luego el circuito comienza a funcionar con el comportamiento esperado (en base a las entradas y el estado de la máquina)
si no queda claro pregunta de nuevo
saludos!
Quedó claro, gracias!