https://eva.fing.edu.uy/pluginfile.php/44683/mod_folder/content/0/2017/solExAC201712.pdf
Hola, en el ejercicio correspondiente a circuitos (o máquina de estados) la entrada de RESET del circuito está previamente negada como muestro en la captura. En otros exámenes la entrada va directamente a los FF sin negar. ¿Esto se debe a alguna característica partícular del ejercicio?
https://eva.fing.edu.uy/pluginfile.php/44683/mod_folder/content/0/2017/solExAC201712.pdf
https://eva.fing.edu.uy/pluginfile.php/44683/mod_folder/content/0/2017/solExAC201712.pdf
Creo que es porque la entrada Clear de los FF activa en 0 (a la que se conecta el Reset negado). Entonces cuando la entrada en Reset sea 1, a Clear le llega 0.
Entiendo, pero por lo general en todas las soluciones de los exam mandan directo el reset, sin negar.
Lo único que cambia es el funcionamiento del reset 'hacia afuera'. Es decir, en ese circuito que mostrás vos, el reset se activa con 1, es decir, si se coloca un 1 en la señal reset el circuito se resetea. Esto se denomina 'activo por nivel alto'.Si sacás la compuerta not, el reset pasa a ser activo por nivel bajo.
Normalmente no especificamos el comportamiento del reset, por lo cual cualquiera de las dos soluciones es aceptable, aunque ocasionalmente lo indicamos (y cuando lo hacemos, lo más normal es que pidamos reset activo por nivel bajo, es decir, sin la compuerta NOT)
Saludos,
Federico
Normalmente no especificamos el comportamiento del reset, por lo cual cualquiera de las dos soluciones es aceptable, aunque ocasionalmente lo indicamos (y cuando lo hacemos, lo más normal es que pidamos reset activo por nivel bajo, es decir, sin la compuerta NOT)
Saludos,
Federico