Hola, estaba realizando este ejercicio, hice el diagrama de flujos y la descripcion RTl, queria saber si esta correcto
No se si se puede utlizar a same para dar un salto condicional.
Adjunto foto.
Saludos
DIego :D
Hola,
no, la solución no está bien. Te listo algunos errores (no se si todos):
- La condición para generar la salida same=1 es que la entrada X actual sea igual a las dos anteriores: X(t) = X(t-1) = X(t-2). O sea que te falta memorizar y comparar con una entrada más atrás en el tiempo.
- Te falta además pedir el dato con ask=1 durante 1Tclk (ask no la usás nunca).
- Te garantizan que rdy=1 dura solo un período de reloj, alcanza con chequearlo en un paso solo.
no, la solución no está bien. Te listo algunos errores (no se si todos):
- La condición para generar la salida same=1 es que la entrada X actual sea igual a las dos anteriores: X(t) = X(t-1) = X(t-2). O sea que te falta memorizar y comparar con una entrada más atrás en el tiempo.
- Te falta además pedir el dato con ask=1 durante 1Tclk (ask no la usás nunca).
- Te garantizan que rdy=1 dura solo un período de reloj, alcanza con chequearlo en un paso solo.
No me quedo muy claro lo de ask y rdy, hice otro diagrama de flujos.
- "No me quedo muy claro lo de ask y rdy".
va explicación:
El circuito a diseñar debe pedir los datos, si no nunca le van a llegar,
Para pedir los datos hay que hacer ask=1 durante 1Tclk.
Luego hay que esperar que los datos lleguen, te avisan que están prontos con rdy=1
va explicación:
El circuito a diseñar debe pedir los datos, si no nunca le van a llegar,
Para pedir los datos hay que hacer ask=1 durante 1Tclk.
Luego hay que esperar que los datos lleguen, te avisan que están prontos con rdy=1
Capaz que ahora si,
Te vas aproximando, pero todavía quedan errores ;-)
- ask=1 debe durar solo 1Tclk
- same es una salida, no le podés hacer una transferencia
- ask=1 debe durar solo 1Tclk
- same es una salida, no le podés hacer una transferencia