Buenas como estan?
Tengo una consulta respecto a un fragmento del teorico. En las notas respecto a la coherencia de cache y a la politica de write-back se dice
"La forma de resolución depende de si es una lectura del DMA (se necesita detener el DMA para proceder a actualizar la memoria con el contenido de la cache si es que ésta había cambiado) ó una escritura del DMA (en este caso se invalida la entrada del cache y el próximo acceso al bloque por parte de la CPU producirá un miss, en forma análoga al caso de wite-through)"
O sea que si hay una escritura por parte del DMA directo en una dirección de memoria, y el CPU había escrito también algo en la cache (o sea que el bloque queda modificado), lo que escribió el CPU se anula totalmente y se trae de memoria el bloque escrito por DMA?
Saludos!