Buenas,
Leyendo la hoja de datos del integrado vimos que la pata 14 funciona al mismo tiempo como Vdd y como drain del Q1(P). La letra dice que esta pata tiene que estar SIEMPRE a Vdd, pero en la figura 2 el transistor tiene su drain a Vout, que claramente será distinto a Vdd. ¿Esto significa que no podemos usar el Q1(P) para construir este circuito o hay que tener alguna consideracion que no estamos notando?
Desde ya muchas gracias
Hola, Guillermo,
La pata 14 debe estar conectada al punto de mayor tensión del circuito (
). De la hoja de datos pueden ver que va conectada al sustrato (B: bulk) de los transistores pMOS y también al source del transistor Q1(P) y no al drain como dices. Acordate que en un pMOS, el source es el borne que tiene la mayor tensión (al revés que en un nMOS, en el que el source es el borne que tiene la menor tensión).
De todas formas el transistor MOS (tanto el nMOS como el pMOS) es un dispositivo simétrico con respecto al source y drain (son intercambiables). Cuál es el source y cuál es el drain está simplemente determinado por el sentido de la corriente, que equivale a cuál de los 2 bornes tiene mayor voltaje.
El transistor Q1(P) puede ser usado como el transistor de la Figura 2 del Laboratorio 2.
Saludos