Práctica Lab 2 - Duda con puertos y nombres de señales

Práctica Lab 2 - Duda con puertos y nombres de señales

de Roberto Carlos Barrera Torres -
Número de respuestas: 2

Hola. Leyendo la letra me quedan algunas dudas:

1. Para los puertos que debemos agregar nosotros, ¿podemos elegir cualquier posición siempre y cuando pertenezcan a la mitad superior del espacio de entrada/salida (y sean diferentes a los ya utilizados en el circuito)?

2. Las posiciones de dichos nuevos puertos son las que debemos actualizar en plantilla lab2.s, ¿correcto?

3. No me queda bien claro qué es la constante CL_PSCLK mencionada en dicha plantilla. Por un lado, ese es el nombre que se usa en el archivo ps2-lib.s. Por otro, en la pág. 6 de la letra se menciona la señal ODSP_CL_PSCLK, y en la pág. 5 el FF de la salida PSCLK_O la señal de enable se llama ODSP_PSCLK.

¿Los tres nombres en negrita hacen referencia a la misma señal? Porque, de ser así, asumo debería llamarse igual en todo el circuito para que sea coherente.

4. ¿El bloque sistema_top.bdf se deja tal cual se publicó, o hay que cambiar los buffers triestado conectados a PSCLK_O y PSDAT_O? 

Gracias y saludos,

Rob

En respuesta a Roberto Carlos Barrera Torres

Re: Práctica Lab 2 - Duda con puertos y nombres de señales

de Julio Perez -

Van las respuestas

1. Sí

2. Sí

3. Los nombres en el esquemático se refieren a señales, mientras que los nombres definidos en la plantilla con directivas .equ son direcciones de entrada salida. Entonces la respuesta a la pregunta final es NO, Como se ve en la figura de final de la página 4, ODSP_CL_PSCLK es el pulso usado para borrar el FF asociado a la entrada PSCLK_I, y en .equ CL_PSCLK tenés que completar la dirección asignada al puerto de salida que genera ese pulso. Es decir, se espera que haciendo OUT (CL_PSCLK), A se genere un pulso en la señal ODSP_CL_PSCLK que borre al FF.

Por último, ODSP_PSCLK se refiere al pulso que escribe en el puerto de salida asociado a PSCLK y la dirección en .equ PSCLK_O es la dirección asociada a dicho puerto de salida. Dicho de otra forma, haciendo OUT (PSCLK_O), A se debe escribir el contenido del bit menos significativo de A en el registro del puerto de salida PSCLK_O, para eso se debe producir un pulso en la señal ODSP_PSCLK_O.

4. El archivo sistema_top.bdf es el tope de la jerarquía del diseño Quartus. Ahí están definidas las asignaciones de pines que ya les dimos hechas y no deben tocar. Las señales PSCLK y PSDAT son bidireccionales pueden ser manejadas del lado del host (habitualmente un PC, en nuestro caso la placa DE0) o del lado del dispositivo (el ratón en tu caso). Desde cualquiera de los dos extremos se maneja la salida con una conexión "colector abierto", es decir el que maneja la señal cierra una llave a tierra para imponer un 0 o la deja abierta para que una resistencia conectada externamente lleve el nivel lógico a 1. En sistema_top.bdf un se usa un buffer triestado con su entrada conectada a tierra para implementar la salida en "colector abierto". Ustedes DEBEN entender como funciona el circuito el circuito con el buffer triestado para manejarlo correctamente, pero NO DEBEN modificarlo.


julio