Circuito reloj Examen julio 2014

Re: Circuito reloj Examen julio 2014

de Federico Rivero -
Número de respuestas: 0

Estimado:

La primera, en el OR entre clk e incrementar que entra al inc de "segundos unidades", hace que los segundos aumenten asíncronicamente cuando incrementar está en uno, no es asi? entiendo que ahí debería haber un and entre clk e incrementar negado, corríjanme si no estoy en lo correcto.

Lo correcto es como está en la solución. La señal inc del circuito dígito se conecta a la entrada CLK de los flip flops, por lo tanto, si 'incrementar' se mantiene en 1, se mantendrá en 1 también el 'inc' de 'segundos unidades', por lo cual no se producirán flancos ascendentes (y por lo tanto, los segundos no aumentan asincrónicamente).

Y segundo los topes son 10 para unidades y 6 para decenas, no estoy seguro pero me parece que deberían ser o bien 10 y 7 o bien 9 y 6.

Los topes funcionan de tal forma que al llegar el contador a dicho valor, inmediatamente se resetea. Es correcto que sean 10 y 6, ya que las unidades tienen que recorrer la secuencia 0, 1, 2, 3, 4, 5, 6 ,7 ,8 ,9 y las decenas la secuencia 0, 1, 2, 3, 4, 5. Al llegar a 10 y a 6 respectivamente, los circuitos se reinician, volviendo al inicio de la secuencia.

Saludos!

        Federico