

Departamento de Arquitectura

Instituto de Computación

Universidad de la República

Montevideo - Uruguay

Notas de Teórico

Circuitos Combinatorios

Arquitectura de Computadoras

(Versión 4.3b - 2016)

5 CIRCUITOS COMBINATORIOS

5.1 Introducción

En este capítulo presentaremos los elementos básicos para la implementación en hardware de las funciones lógicas y ejemplos de cómo se pueden sintetizar funciones más complejas en base a operaciones más simples disponibles como "bloques".


En general trabajaremos con los "Circuitos Combinatorios", que los definimos como aquellos cuya salida está determinada, en todo instante, por el valor actual de sus entradas.

Antes de presentar la forma de representar las funciones lógicas básicas, veremos brevemente como se implementan las mismas en términos electrónicos.

5.2 Transistores

Ya dijimos que el Modelo Circuital del Álgebra de Boole permite la construcción mediante "llaves eléctricas" de un álgebra isomórfica con el Modelo Binario. Para ello necesitamos que estas llaves puedan ser controladas (es decir accionadas) por los valores que adoptan las variables (que en el modelo están representados por 0 = no circula corriente y 1 = circula corriente).


Para ello el primer mecanismo que se usó (de hecho en la computadora MARK I en la década del 40) fue el relé (llave electromagnética). El diagrama de un dispositivo de estas características es:



Al circular una corriente i por el circuito de la izquierda la bobina genera un campo electromagnético que acciona el interruptor, el cuál permite el pasaje de la corriente I por el circuito de la derecha. Este esquema corresponde a un relé "normalmente abierto". Existen también los relés "normalmente cerrados", en los cuales el mecanismo electromagnético funciona a la inversa: la inducción de la bobina provoca la apertura del interruptor.

Si en un sistema con relés tomamos el estado "circula corriente" como 1 y "no circula corriente" como 0, es directo observar que un relé normalmente cerrado implementa la función NOT.


En ese modelo también es sencillo de observar que el siguiente circuito implementa la función AND entre dos corrientes i_a e i_b :



Los relés fueron luego reemplazados por las válvulas de vacío. Estos dispositivos fueron los primeros completamente electrónicos utilizados en una computadora: la ENIAC.



Tomado de Virtual Valve Museum (<http://en.wikipedia.org/wiki/Image:Triode.jpg>)




Tomado de Wikipedia

En el caso de la válvula de vacío tipo "Triodo" (como la mostrada en el diagrama) la diferencia de potencial entre la "rejilla" y el "cátodo" controlan el pasaje de electrones entre el "ánodo" y el "cátodo", con lo cual el triodo es una llave controlada por diferencia de potencial (ó "tensión", ó "voltaje").


A fines de la década del 50 se inventa el transistor, el cuál, con algunas variantes, es el que se utiliza hasta ahora y que ha permitido alcanzar densidades de miles de millones de unidades por centímetro cuadrado.



Tomado de Wikipedia (<http://es.wikipedia.org/wiki/Imagen:Transistor-photo.jpg>)



El funcionamiento de un transistor bipolar aplicado a la lógica digital es básicamente el de una llave electrónica muy similar a un relé.



Los transistores se pueden definir, en principio, como "amplificadores de corriente" ya que al circular una corriente i entre la base (B) y el emisor (E) del transistor se produce la circulación de una corriente I entre el colector (C) y el emisor (E), cumpliendo la relación:

$$I = h_{FE} * i$$

siendo h_{FE} una constante típica de cada modelo de transistor. Esta relación de proporcionalidad es válida en el denominado modo de funcionamiento "lineal" y es utilizada por ejemplo en los dispositivos que trabajan con señales analógicas, como equipos de audio, televisores, etc. El funcionamiento en modo "lineal" depende, básicamente, del circuito donde el transistor se coloca.

Sin embargo en las aplicaciones de lógica digital a los transistores se los hace trabajar en el modo de funcionamiento "saturación", donde la corriente I alcanza su valor máximo (determinado por otros parámetros del circuito).


Por otra parte, y al igual que en las aplicaciones analógicas, la magnitud eléctrica que se considera es la diferencia de potencial eléctrico (o "voltaje") en lugar de la corriente. Dada la conocida relación entre diferencia de potencial y corriente eléctrica dada por la Ley de Ohm:

$$\Delta V = R * I$$

Como muchas veces se consideran las diferencias de potencial ΔV con respecto a una referencia común (denominada "tierra lógica") es que se aplica la relación anterior en la forma:

$$V = R * I$$

Entonces veamos como queda el transistor cuando agregamos resistencias en su base y en su colector:



El modo de funcionamiento de saturación se alcanza cuando el valor de V_e (diferencia de potencial o voltaje de entrada) es tal que la corriente entre base y emisor (I_{BE}) genera una corriente entre colector y emisor (I_{CE}) tal que la caída de potencial en la resistencia R_C colocada entre el colector y la fuente de alimentación coincide con la diferencia de potencial de ésta. Esto equivale a decir que la diferencia de potencial entre colector y emisor es 0. En realidad en la práctica dicha diferencia nunca puede llegar a ser menor que un cierto valor denominado "voltaje de saturación colector emisor" (V_{CEsat}), por lo que la condición de saturación se da cuando se cumple la relación:

$$V_{CC} - V_{CEsat} = R_C * h_{FE} * I_{BE}$$

El valor de V_{CEsat} es aproximadamente 0,2 Volts, pero a los efectos se toma como 0.

Por su lado la corriente I_{BE} circula cuando $V_e > V_{BE}$ siendo V_{BE} una diferencia de potencial que se produce entre base y emisor de un transistor y cuyo valor un parámetro característico de los mismos y vale aproximadamente 0,6 Volts. Por ley de Ohm la corriente de base cumple:

$$V_e - V_{BE} = R_B * I_{BE}$$

despejando I_{BE} y sustituyendo resulta:

$$V_{CC} - V_{CEsat} = R_C * h_{FE} * (V_e - V_{BE}) / R_B$$

En definitiva si se eligen correctamente los valores de las resistencias de base y colector para que el sistema funcione en saturación para cuando el valor de la entrada sea $V_e = V_{CC}$ se cumplirá que:

$$\text{si } V_e = V_{CC} \text{ entonces } V_s = 0$$

Por otra parte si no circula corriente entre base y emisor tampoco circulará corriente entre colector y emisor. Esto significa que no circulará corriente por la resistencia de colector y, de acuerdo a la ley de Ohm, no habrá entonces caída de potencial entre los extremos de la misma, por lo que se cumplirá que:

$$\text{si } V_e = 0 \text{ entonces } V_s = V_{CC}$$

Si consideramos que el voltaje 0 corresponde a un 0 lógico y el voltaje igual al de la fuente V_{CC} corresponde a un 1 entonces vemos que el circuito anterior implementa la operación NOT.


5.3 Lógicas

5.3.1 Lógica RTL

En base a las ideas manejadas en el circuito del NOT hecho en base a un transistor y resistencias se pueden construir las demás conectivas binarias. En particular dado que el NOR es un operador lógicamente completo alcanza con mostrar como se puede construir con transistores y resistencias para poder afirmar que es posible construir cualquier función

lógica binaria de esta forma.

La construcción de funciones lógicas con esta técnica, empleando transistores y resistencias, se denomina **RTL** (Resistor Transistor Logic).



Veamos el siguiente circuito en RTL:

Es simple de verificar que el circuito cumple que:

si $V_a = 0$ y $V_b = 0$ entonces $V_s = V_{CC}$

si $V_a = 0$ y $V_b = V_{CC}$ entonces $V_s = 0$

si $V_a = V_{CC}$ y $V_b = 0$ entonces $V_s = 0$

si $V_a = V_{CC}$ y $V_b = V_{CC}$ entonces $V_s = 0$

ya que la conducción de cualquiera de los dos transistores provocará que la caída de potencial en la resistencia de colector lleve el voltaje de salida a 0.


Dicho comportamiento en voltajes equivale a la tabla de verdad del NOR. Por tanto hemos logrado mostrar que es posible construir cualquier función lógica en base a un diseño RTL.

5.3.2 Lógica TTL

En la práctica la lógica RTL no se usa porque la utilización de las resistencias en la forma que aparecen en el circuito genera una disipación de calor muy grande (la energía disipada por una resistencia es proporcional al valor de ésta y al cuadrado de la corriente que circula por ella de acuerdo a la Ley de Joule).

Para mejorar la situación se busca agregar transistores de forma de utilizar la capacidad de amplificar corriente que poseen para disminuir la corriente circulante por las resistencias. Esta técnica si bien sigue empleando resistencias, tiene una fuerte dependencia de los transistores para lograr su cometido por lo que se denomina tecnología **TTL** (Transistor Transistor Logic).

El circuito del NOR queda de la siguiente manera en TTL:



Tomado de Hoja de Datos de SN7402 de Texas Instruments

La más famosa familia de circuitos integrados construidos con lógica TTL se identificó con números de 4 ó 5 dígitos que comienzan con 74.

Ejemplos:

- 7400 -> circuito integrado con 4 circuitos NAND de dos entradas
- 7402 -> circuito integrado con 4 circuitos NOR de dos entradas
- 7406 -> circuito integrado con 6 circuitos NOT
- 7408 -> circuito integrado con 4 circuitos AND de dos entradas
- 7432 -> circuito integrado con 4 circuitos OR de dos entradas
- 74193 -> circuito contador sincrónico de 4 bits

5.3.3 Lógicas TTL S/LS/ALS

Uno de los problemas de la lógica TTL sigue siendo el relativo alto consumo de energía y su relativa baja performance en alta frecuencia. Esto se mejoró con la utilización de transistores de mejores prestaciones, denominados Schottky (en honor a su inventor). Esto dio lugar a variantes de la familia 74, conocidas como 74S, 74LS y 74ALS. Las letras adicionales significan:

- S = Schottky
- LS = Low power Schottky
- ALS = Advanced Low power Schottky

5.3.4 Tecnología CMOS


La tecnología Schottky no modificó el hecho que siguieran siendo transistores bipolares, los cuales tienen una característica inherente de consumir energía aún cuando están en reposo (sus corrientes de "fuga" son relativamente elevadas). También el hecho de poseer una resistencia interna equivalente cuando está en modo conducción genera una disipación de calor alta dependiendo del estado de la salida (es decir cuando conducen no son un conductor perfecto y presentan una resistencia significativa al pasaje de corriente).

Por eso luego de algunas décadas de predominancia de este tipo de transistores en los circuitos integrados, los mismos fueron reemplazados por transistores FET (Field Effect Transistor) construidos en base a tecnología CMOS (Complementary Metal Oxide Semiconductor).


Los transistores construidos con esta tecnología tienen corrientes de fuga prácticamente nulas por lo que su consumo es despreciable en reposo, y por la forma que

se construyen los circuitos con ellos sólo disipan energía cuando conmutan (sus salidas pasan de un valor a otro respondiendo al cambio de sus entradas). Por otro lado su resistencia interna es prácticamente nula en modo de conducción. La desventaja inicial que tenían de mala respuesta a cambios rápidos de sus entradas (o sea mala respuesta en frecuencia) fue superada con el tiempo con lo que han terminado por reemplazar totalmente a los transistores bipolares.

Un transistor IGFET (Insulated Gate Field Effect Transistor, también conocido como MOSFET) se puede considerar como una llave electrónica controlada por voltaje casi perfecta, cuyo símbolo es:




Otros símbolos posibles son:




Tomado de www.learnabout-electronics.org

Los MOSFET de canal-n tienen "lógica positiva", mientras que los canal-p tienen "lógica negativa", ya que funcionan de acuerdo al siguiente esquema:




Con esta tecnología el circuito del NOT se construye de la siguiente manera:



La característica señalada de disipar energía solamente en la conmutación (cambio de estado) se puede observar analizando en el circuito del NOT. Como el voltaje de entrada no cambia inmediatamente de 0 a V_{cc} o viceversa, hay una fracción de tiempo durante la cual el voltaje está en valores intermedios que hacen conducir simultáneamente a ambos transistores. Ese estado de conducción intermedio presenta valores de resistencia interna bajos (aunque superiores a la resistencia casi nula de la conducción plena). Este fenómeno genera picos importantes de corriente, los cuales circulan por los transistores en un modo de conducción intermedio, lo que representa, en definitiva, la generación de calor. Este fenómeno hace que los circuitos integrados fabricados con CMOS tengan una disipación de calor proporcional a la frecuencia de trabajo del circuito.


Por su lado el circuito del NOR es:



5.4 Compuertas

La implementación en circuitos de las conectivas binarias básicas se denominan habitualmente "compuertas". Así tendremos compuertas AND, OR, NAND, NOR, XOR y NOT.

Las compuertas se representan por símbolos gráficos. Existen dos grandes familias de símbolos, los tradicionales (símbolos "redondeados") y los propuestos por el estándar ANSI/IEEE 91-1984 / IEC Publication 617-12 (símbolos "rectangulares").



5.5 Circuitos Lógicos Combinatorios

Los circuitos lógicos combinatorios, o simplemente circuitos combinatorios, son circuitos elaborados a partir de compuertas o de otros circuitos del mismo tipo (usados como "bloque constructivo") cuya salida es una función lógica de sus entradas y por tanto las salidas actuales sólo dependen del valor actual de las entradas.

Los circuitos combinatorios son, en definitiva, la implementación en hardware de funciones lógicas (funciones booleanas). Los circuitos se representan como "cajas negras" de las cuales se especifican las entradas, las salidas y la función booleana que las vincula.

5.6 Síntesis de Circuitos Combinatorios

Una forma siempre aplicable (aunque en algunos casos más trabajosa) para construir un circuito lógico parte de la función booleana a implementar representada, por ejemplo, mediante su tabla de verdad. A partir de ella y mediante Diagramas de Karnaugh (u otro método) se realiza la minimización (en dos niveles) de la misma. De esa forma se

llega a una expresión de la función en base a operaciones NOT y ANDs y ORs (multipuerta).

Una alternativa es identificar partes del circuito que se puedan realizar con otros "bloques constructivos" de mayor nivel, tales como sumadores de n bits, multiplexores, decodificadores, comparadores, selectores, etc. Luego se reúnen y conectan adecuadamente estos bloques minimizando, de ser necesario, la lógica de dichas conexiones mediante Diagramas de Karnaugh.

Veremos a continuación un par de ejemplos de aplicación de la metodología.

5.6.1 Circuito Mayoría

Consideremos la función booleana determinada por la tabla de verdad:

| a | b | c | M |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |


El diagrama de Karnaugh correspondiente resulta:

| c\ab | 00 | 01 | 11 | 10 |
|------|----|----|----|----|
| 0 | | | 1 | |
| 1 | | 1 | 1 | 1 |

La función minimizada queda:

$$M = ab + ac + bc$$

Entonces el circuito en base a compuertas AND, OR y NOT tiene la forma:



5.6.2 Circuito Semi-sumador de 2 bits

Consideremos ahora la función booleana determinada por la tabla de verdad, donde s_1s_0 representa la suma en binario de las entradas a_1a_0 y b_1b_0 . La salida c es el Carry (acarreo):

| a_1 | a_0 | b_1 | b_0 | s_1 | s_0 | c |
|-------|-------|-------|-------|-------|-------|-----|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 0 | 1 | 0 | 1 | 0 |
| 0 | 0 | 1 | 0 | 1 | 0 | 0 |
| 0 | 0 | 1 | 1 | 1 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 1 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 | 1 | 1 | 0 |
| 0 | 1 | 1 | 1 | 0 | 0 | 1 |

| a_1 | a_0 | b_1 | b_0 | s_1 | s_0 | c |
|-------|-------|-------|-------|-------|-------|-----|
| 1 | 0 | 0 | 0 | 1 | 0 | 0 |
| 1 | 0 | 0 | 1 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 0 | 1 | 1 | 0 |
| 1 | 1 | 0 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 | 0 | 1 | 1 |
| 1 | 1 | 1 | 1 | 1 | 0 | 1 |

Los diagramas de Karnaugh correspondientes con:

s_1

| $b_1b_0 \backslash a_1a_0$ | 00 | 01 | 11 | 10 |
|----------------------------|----|----|----|----|
| 00 | | | 1 | 1 |
| 01 | | 1 | | 1 |
| 11 | 1 | | 1 | |
| 10 | 1 | 1 | | |

s_0

| $b_1b_0 \backslash a_1a_0$ | 00 | 01 | 11 | 10 |
|----------------------------|----|----|----|----|
| 00 | | 1 | 1 | |
| 01 | 1 | | | 1 |
| 11 | 1 | | | 1 |
| 10 | | 1 | 1 | |

c

| $b_1b_0 \backslash a_1a_0$ | 00 | 01 | 11 | 10 |
|----------------------------|----|----|----|----|
| 00 | | | 1 | |
| 01 | | | 1 | 1 |
| 11 | | 1 | 1 | 1 |
| 10 | | | 1 | 1 |



Por lo que las expresiones mínimas de las salidas son:


$$s_1 = \bar{a}_1\bar{b}_1\bar{b}_0 + \bar{a}_1\bar{a}_0\bar{b}_1 + a_1\bar{a}_0\bar{b}_1\bar{b}_0 + \bar{a}_1\bar{a}_0\bar{b}_1\bar{b}_0 + \bar{a}_1\bar{a}_0\bar{b}_1 + \bar{a}_1\bar{b}_1\bar{b}_0$$

$$s_0 = \bar{a}_0\bar{b}_0 + \bar{a}_0b_0$$


$$c = a_1a_0b_0 + a_0b_1b_0 + a_1b_1$$

Los esquemas de los circuitos basados en compuertas para las tres salidas en función de sus expresiones mínimas se presentan a continuación.





Dado que los tres circuitos corresponden al mismo sistema y tienen las mismas entradas, también puede considerarse un circuito que reutiliza las compuertas NOT y genera las tres salidas como en el siguiente esquema.




5.7 Bloques Constructivos

A continuación veremos algunos ejemplos de circuitos combinatorios útiles para ser utilizados como parte de diseños más complejos. De hecho estos circuitos, o algunas variantes de ellos, están disponibles como circuitos integrados independientes, pensando en dicho propósito. Conforman la base del concepto de re-utilización que introdujo la electrónica digital hace más de 4 décadas y que la industria del software imitó con los conceptos de modularidad, re-usabilidad de código y orientación a objetos.

5.7.1 Circuito Decodificador

El circuito decodificador es un circuito con N entradas y 2^N salidas. Para el caso de $N = 3$ tiene el siguiente símbolo:




Su tabla de verdad es:

| A | B | C | Y7 | Y6 | Y5 | Y4 | Y3 | Y2 | Y1 | Y0 |
|---|---|---|----|----|----|----|----|----|----|----|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

es decir dada una combinación de unos y ceros a la entrada todas las salidas estarán en 0 salvo la que corresponda al número binario coincidente con la combinación de entradas.


En la práctica este circuito está disponible con lógica negativa (las salidas son 1 salvo la seleccionada) y con entradas adicionales funcionando como un demultiplexor (circuito que veremos más adelante).

El circuito "interno" de un decodificador es simple:



5.7.2 Circuito Multiplexor

El circuito multiplexor es un circuito con $N + 2^N$ entradas y 1 salida. Para el caso de $N = 3$ tiene el siguiente símbolo:




Su tabla de verdad es:

| A | B | C | Y |
|---|---|---|----|
| 0 | 0 | 0 | D0 |
| 0 | 0 | 1 | D1 |
| 0 | 1 | 0 | D2 |
| 0 | 1 | 1 | D3 |
| 1 | 0 | 0 | D4 |
| 1 | 0 | 1 | D5 |
| 1 | 1 | 0 | D6 |
| 1 | 1 | 1 | D7 |

es decir que la salida Y toma el valor de la entrada D cuyo índice coincida con el número binario representado por las entradas A, B y C. Las entradas A, B y C se llaman entradas de "control" y las entradas D se llaman de "datos".

Se denomina multiplexor porque es capaz de presentar en una sola variable Y cualquiera de las 2^N entradas. Esto tiene aplicaciones cuando la salida Y es un "canal principal de comunicación", mientras que las entradas D son "sub-canales de comunicación". Este circuito permite que variando en el tiempo las entradas de control logremos dividir la utilización del canal principal entre los sub-canales. Esta técnica se denomina TDM (Time Division Multiplexing). De allí que el circuito se denomine multiplexor.

Una característica distintiva del circuito multiplexor es su aplicabilidad para la realización de funciones lógicas. Consideremos el siguiente circuito basado en un multiplexor 8 a 1:




Si escribimos la tabla de verdad de este circuito nos queda:

| <i>a</i> | <i>b</i> | <i>c</i> | <i>M</i> |
|----------|----------|----------|----------|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |

que coincide con la tabla de verdad del circuito Mayoría (a, b, c).

Si observamos nuevamente la tabla de verdad resumida del circuito multiplexor constataremos que asignando un valor apropiado a cada una de las entradas del datos D, estamos en condiciones de generar el valor 0 ó 1 correspondiente a cada una de las combinaciones de los bits de control (entradas A, B, C). Esto permite construir cualquier función lógica de *n* variables con un multiplexor de *n* entradas de control.

Los circuitos integrados disponibles (como el 74251) disponen de salida "tri-state" (el concepto de tri-state se verá más adelante) controlada por una entrada adicional G y una salida de lógica invertida W:




Por más información ver el documento:

<http://www.fairchildsemi.com/ds/DM/DM74ALS251.pdf>

5.7.3 Circuito Demultiplexor


El circuito demultiplexor realiza la tarea inversa al multiplexor. Posee 1 entrada de datos, N entradas de control y 2^N salidas, según el símbolo:




Su tabla de verdad es muy similar a la del decodificador, con la diferencia que el valor de la salida seleccionada depende de la entrada G:

| A | B | C | Y7 | Y6 | Y5 | Y4 | Y3 | Y2 | Y1 | Y0 |
|---|---|---|----|----|----|----|----|----|----|----|
| 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | G |
| 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | G | 0 |
| 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | G | 0 | 0 |
| 0 | 1 | 1 | 0 | 0 | 0 | 0 | G | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 | G | 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 | 0 | G | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 0 | 0 | G | 0 | 0 | 0 | 0 | 0 | 0 |
| 1 | 1 | 1 | G | 0 | 0 | 0 | 0 | 0 | 0 | 0 |

El circuito interno equivalente de un demultiplexor es:



En la práctica solamente se consiguen circuitos integrados demultiplexores y no existen decodificadores "puros", ya que con ellos es muy simple construir un decodificador (basta poner la entrada G en 1). Es el caso, por ejemplo, del circuito 74138, el cual tiene las salidas con lógica negada y además posee dos entradas adicionales de lógica negada (que están en AND con la entrada de lógica directa):



Por más información ver el documento:

<http://www.fairchildsemi.com/ds/DM/DM74ALS138.pdf>

5.7.4 Circuito Sumador Completo de 1 bit

Veremos a continuación un circuito que puede ser utilizado para construir sumadores de n bits, mediante su conexión en "cascada". Para ello deberemos construir un sumador de dos números de 1 bit cada uno con entrada y salida de acarreo (carry).

La tabla de verdad de este circuito es:

| a | b | c _{in} | S | C _{out} |
|---|---|-----------------|---|------------------|
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |

Minimizando usando Diagrama de Karnaugh:

S

| c _{in} \ ab | 00 | 01 | 11 | 10 |
|----------------------|----|----|----|----|
| 0 | | 1 | | 1 |
| 1 | 1 | | 1 | |

C_{out}

| c _{in} \ ab | 00 | 01 | 11 | 10 |
|----------------------|----|----|----|----|
| 0 | | | 1 | |
| 1 | | 1 | 1 | 1 |


(Nota: observar que c_{out} tiene el mismo diagrama que el circuito Mayoría)

Con esto quedan las ecuaciones:

$$S = \overline{a}\overline{b}c_{in} + \overline{a}b\overline{c}_{in} + ab\overline{c}_{in} + abc_{in}$$

$$C_{out} = ab + ac_{in} + bc_{in}$$

El circuito que se obtiene sería entonces:



Este es un caso donde se puede observar que el método de Karnaugh permite hallar un circuito mínimo en dos niveles, pero no necesariamente el circuito que tenga el menor número de compuertas.

Si observamos la expresión de S:

$$S = \overline{a}\overline{b}c_{in} + \overline{a}b\overline{c}_{in} + ab\overline{c}_{in} + a\overline{b}c_{in}$$

y trabajamos con ella resulta:

$$S = (\overline{a}\overline{b}+ab)c_{in} + (\overline{a}b+a\overline{b})\overline{c}_{in}$$

El segundo paréntesis corresponde a la expresión del xor entre a y b. El primero a la negación de dicho xor:

$$S = \overline{(a\oplus b)}c_{in} + (a\oplus b)\overline{c}_{in}$$

Podemos observar en la expresión anterior que ahora queda el xor entre el xor de a y b con c_{in} .

$$S = (a\oplus b)\oplus c_{in}$$

Por otra parte la expresión del carry de salida es:

$$C_{out} = ab + ac_{in} + bc_{in}$$

que podemos agrupar como:


$$C_{out} = ab + (a+b)c_{in}$$

y esto es equivalente a:

$$C_{out} = ab + (a\oplus b)c_{in}$$

(esto se debe a que el único caso donde $a+b$ es distinto de $a\oplus b$ es cuando a y b son 1 simultáneamente y allí ab es 1 y por tanto el or general da 1 de todos modos).


El circuito que resulta de estas nuevas expresiones es:



que, como se puede observar directamente, posee muchas menos compuertas que la versión anterior. Como nada es "gratis" también se observa que el circuito tiene un nivel más de compuertas (normalmente el nivel de compuertas "not" no se cuenta, por lo que el circuito original tiene 2 niveles y este tiene 3).


Esto desde el punto de vista lógico no presenta dificultades. Pero en la práctica existe un fenómeno (tiempo de setup o propagación) que desaconseja el incorporar más niveles de compuertas en los circuitos. Este fenómeno lo estudiaremos más detenidamente en el siguiente punto.

Antes de pasar a él veamos como quedaría un sumador de 4 bits en base a sumadores de 1 bit:



5.8 Tiempo (Retardo) de Propagación

Desde el punto de vista lógico el siguiente circuito:




tiene su salida siempre en 0.

Sin embargo dicho comportamiento teórico no se cumple en la realidad, ya que los circuitos electrónicos que implementan las distintas compuertas (y en el caso particular el NOT) no cambian su salida en forma instantánea frente a un cambio en su(s) entrada(s). Existe un cierto tiempo que se requiere para que las distintas etapas del circuito se acomoden al nuevo estado de conducción y generen las magnitudes (voltaje, corriente) necesarias para llevar la salida al nivel lógico acorde a la expresión lógica.

Este tiempo recibe distintos nombres, tales como "tiempo de propagación", "retardo de propagación", "retardo de conmutación" o "tiempo de setup". Este tiempo puede ir de menos de 1 ns (nanosegundo, $1 \text{ ns} = 10\text{E-}9$ segundos) a más de 1 μs (microsegundo, $1 \mu\text{s} = 10\text{E-}6$ segundos), dependiendo de la tecnología y características de los circuitos de las compuertas.

El efecto que produce el fenómeno se puede visualizar en el siguiente diagrama de tiempo:



En el diagrama se ha omitido considerar el retardo de propagación de la compuerta AND, porque de hecho no interesa a los efectos de analizar el problema. El retardo de propagación en la compuerta NOT produce que cuando la entrada E cambia a 1, la salida del NOT demora en pasar a 0 un cierto tiempo T_p . Durante ese tiempo ambas entradas del AND están en 1 con lo cual su salida pasará a 1 (en vez de quedarse en 0 que sería su estado lógico de acuerdo al circuito, si éste fuera ideal). Recién cuando la salida del NOT cambie la salida del AND irá a su valor correcto. El fenómeno produjo un "pulso" a la salida que no debería haber existido. El fenómeno se puede compensar con técnicas apropiadas de diseño de los circuitos lógicos, las que se basan en compensación de recorridos de las distintas señales y en agregar compuertas, asociadas a rectángulos redundantes en los diagramas de Karnaugh, de modo de evitar la generación de estas salidas espúreas. Estos fenómenos se denominan genéricamente "azares estáticos".

Por este fenómeno es que normalmente se prefieren circuitos con pocos niveles de compuertas entre sus entradas y sus salidas. Si pensamos que el circuito de sumador completo de 1 bit que usamos para generar el circuito sumador de 4 bits tiene un retardo T_p , entonces el sumador de 4 bits tendrá $4xT_p$, o en general NxT_p , siendo N el número de bloques en cascada que se conecten. Al crecer el retardo de propagación, las salidas demoran más en ser válidas y poder ser consideradas como entradas para etapas siguientes. Además la velocidad a la que podemos cambiar las señales (frecuencia de conmutación) estará en relación inversa al tiempo de propagación, ya que cuanto más alto este tiempo menor será la velocidad a la que podré cambiar las entradas (para darle tiempo a que las salidas se estabilicen antes de cambiar nuevamente las entradas).