Salta al contenido principal
Panel lateral
Enlaces de interés
FING
Bedelia
SGAE
OpenFing
Noticias
Redes sociales
Orientacion y consulta
Convivencia
Cursos
Institutos
Tecnólogos
Posgrados
Extensión
Institucional
Más
Buscar
Cerrar
Buscar
Selector de búsqueda de entrada
En este momento está usando el acceso para invitados
Acceder
Página Principal
Abrir índice del curso
Institutos
Ingeniería Eléctrica
dlp
T6.5 - Análisis de tiempos con TimeQuest
T6.5 - Análisis de tiempos con TimeQuest
T6.5 - Análisis de tiempos con TimeQuest
Haga clic en
analisis_tiempos_2021.pdf
para ver el archivo.
◄ T5- Recomendaciones de diseño - RTL
Ir a...
Ir a...
Novedades
Foro del curso
Foro por grupo -2023
Foro por grupo -2024
Cronograma curso 2024
Cupo 2024
Visita Controles
T1- Arquitectura de FPGAs
Presentacion Catalogo Xilinx 2022
T2- Introducción al VHDL
T3- Proceso de diseño
T3- Depuración de errores
T5- Recomendaciones de diseño - RTL
T7-Interconexión de cores
Uso de Git
Inscripción de grupos de Laboratorio
Practica 1
Práctica 2
Práctica 3
Práctica 4
Crear sistema con Master WB y 2 esclavos WB
Ejemplo sencillo de un diseño VHDL
Tutorial básico de Diseño
Archivo: Proyecto Quartus II de un registro
Hojas de Datos y Manuales
Help de MaxPlus2
Links de interes
Estándares de interconexión enre IP Cores
Ejemplo WB-Classic Esclavo | GitLab
JTAG a Wishbone Master | Diseño de referencia
Serie a Wishbone Master | Diseño de referencia
Herramientas comunicación serie
Core T80
Application Notes
Proyecto demo memoria Altera. Completo con memoria
Gen pulso v2
Proyecto InSystem Sin memoria creada
Slides Sources and Probes
Tecnicas y trucos para hacer VHDL reutilizable
Tutorial para usar ModelSim de Altera
Lab1-docentes
Proyecto Quartus control módulo LED manual
Proyecto control de módulos LED
Acceso a memoria utilizando TCL
Ejemplo RTL - Expendedor refresco
14/julio/2023 - demo. entrega de fuentes utilizados
24/julio/2023 - Entrega de informe
27/julio/2023 - Entrega de slides
Información del curso
T7-Interconexión de cores ►