Problema de la coherencia de la cache, caso DMA con write through

Re: Problema de la coherencia de la cache, caso DMA con write through

de Federico Rivero -
Número de respuestas: 0
Estimado:


Es exactamente eso. Por ejemplo, se puede usar un bit para indicar que la información en la línea de caché es inválida, y por tanto, si se realiza una lectura a una dirección de esa línea, se considera miss, por más que el tag va a coincidir.

Saludos,

      Federico