Hola,
Tenemos un par de dudas sobre la practica,
En la parte a, el bus D y DO son lo mismo?
En la parte b la ultima constante declarada CL_PSCLK es otro puerto? Porque pide los puertos de la parte a y ese no lo usamos.
Gracias
Buenas,
No veo en la parte a) dónde hay un bus DO, lo que veo parecido es D[0], que no es otro bus sino que es el bit menos significativo del bus D del Z80 ("La salida del flip-flop puede leerse en el bit menos significativo de un puerto de entrada. Análogamente la señal DAT puede leerse en el bit menos significativo de otro puerto de entrada")
Ojo, que como dice la letra, hay que "Tener en cuenta que el circuito [que se muestra en] la figura se conecta a un sistema
con bus triestado [Z80] mientras que nuestro sistema tiene buses mutiplexados [T80]".
O sea, en el sistema del laboratorio se cuenta con un T80, que a diferencia del Z80, tiene dos buses de datos distintos, uno para entrada (DI) y otro para salida (DO).
Respecto a la constante de la parte b, hay que implementar completamente todos los puertos indicados en la parte a, (incluído el puerto que se utiliza para borrar el FF de PSCLK), o sea, multiplexado, latches, y decodificación de todos los puertos.
Les sugiero que lean detalladamente la letra; también les puede ayudar bastante las siguientes presentaciones sobre el asunto:
https://eva.fing.edu.uy/pluginfile.php/86904/mod_folder/content/0/11_Puertos%20EyS_v1.pdf?forcedownload=1
https://eva.fing.edu.uy/pluginfile.php/86904/mod_folder/content/0/13_Sistema%20con%20Z80%20y%20T80_v1.pdf?forcedownload=1
Saludos,
rodolfo.-