Hola, buenas tardes.
Estabamos realizando el bloque RTL_A, agregando RTL_datos y RTL_control que realizamos y funcionan correctamente y al hacer el Quartus, agregar los dos bloques BSF de lo anterior y compilar aparece el siguiente error:
Can't synthesize current design -- Top partition does not contain any logic
Buscamos pero no encontramos o entendemos cual puede ser el error.
Gracias
Buenas.
Ese error ocurre cuando Quartus no detecta ninguna lógica en el módulo de nivel superior del diseño.
Lo primero que les diría es que verifiquen que la entidad de nivel superior esté bien configurada. Esto pueden verlo en Assignments > Settings > General. Ahí deberían ver que la top-level entity sea el archivo en el que pusieron los bloques de control y de datos que diseñaron. Quizás les quedó un archivo vacío ahí y por eso mismo les sale ese error.
Si eso está bien, lo otro que deberían revisar es que al estar en el proyecto final, al dar doble click a cada uno de los bloques observan bien su contenido, por lo que los están incluyendo sin problemas. Es importante la ubicación de los archivos en relación al proyecto para que este pueda encontrarlos.
Si pasa lo del punto anterior, deberían ir a Project > Add/Remove Files in Project... y en ese espacio agregar todo lo que estén usando que hayan hecho anteriormente, ya sea de esta práctica o de las anteriores.
Otro error que puede llegar a estar pasando es que en el proyecto final no hayan definido salidas, y que por X razón Quartus intente optimizar la lógica, dejando el diseño "vacío".
Intenten con todo lo anterior y sino manden una captura de pantalla con el error en la consola de Quartus y con el diseño top (donde ubicaron los bloques de datos y de control, sin ver específicamente su contenido).
Saludos,
Juan Pedro.
Si nos habia faltado una salida, Gracias!!