Buenos días, en nuestro grupos tenemos el problema que al diseñar el bloque de datos y bloque de control que se pide, no logramos entender como generar las interconexiones entre los bloques para generar el circuito RTL completo.
Muchas gracias
Buenos días, en nuestro grupos tenemos el problema que al diseñar el bloque de datos y bloque de control que se pide, no logramos entender como generar las interconexiones entre los bloques para generar el circuito RTL completo.
Muchas gracias