Hola, es cierto que para implementar el sumador de 4 bits debes utilizar 4 sumadores de 1 bit en "cascada". Esto es así si a cascada te referís conectar el carry out de un bit menos signficativo hacia el carry in del siguiente más significativo.
El sumador de 4 bits va a tener 5 salidas, carry_out, s3 , s2, s1, s0. Se debe calcular cuanto pueden demorar entre que cambián las entradas y que cambia cada una de estas salidas. En definitiva, son 5 caminos entre entradas y cada una de las salidas (suponiendo que las entradas cambian todas a la misma vez). Luego hay que ver cúal es el que demora más y ese es el que va a imponer la restricción de cuánto antes deben estar estables las entradas del flanco de reloj para que el FF registre correctamente las salidas del sumador. Además, los FF necesitan que sus entradas esten estables un tiempo de setup (tu) antes del flanco, entonces las salidas del sumador deben estar estables un tiempo tsu antes del flanco.
Por ejemplo, el camino más sencillo es el de la salida s0 ya que entre las entradas y esa salida hay solo un sumador de un bit y el tiempo máximo que puede demorar la salida s0 en estar estable luego de un cambio en las entradas es Td_sum = 12 ns. Si solo existiera este camino lo que se debería pedirle a las entradas es que esten estables un tiempo TEstable > td_sum + tsu antes del flanco de reloj. Obviamente, este no va a ser el más restrictivo.
Si querés trata de pensar los otros caminos y cualquier cosa volvé a preguntar.
Saludos