Estimados/as,
Queremos compartir con ustedes el siguiente taller virtual sobre el diseño digital usando síntesis de alto nivel. Es una buena oportunidad para profundizar en un área del diseño digital que ha estado ganando relevancia en los últimos años.
La síntesis de alto nivel es un proceso en el cual se parte de una descripción del diseño abstracta (usando lenguajes como C/C++) y esta se traduce y optimiza para generar una descripción en RTL que puede ser sintetizable lógicamente en una FPGA. Actualmente en el IIE contamos con diversos proyectos de investigación en esta línea, por lo que si luego del taller les interesa saber más pueden consultarnos.
http://www.electratraining.org/2023/seminario-hls-vitis/
Fecha: Jueves 18 de mayo de 2023 de 9:00 a 13:00h (hora de Uruguay). En la web el taller está indicado en horario europeo, aclaro para evitar confusiones.
Saludos,Federico