Salta al contenido principal
FING
  • Enlaces de interés
    FING Bedelia SGAE OpenFing Noticias Redes sociales Orientacion y consulta Convivencia
  • Cursos
    Institutos Tecnólogos Posgrados Extensión Institucional
  • Más
Cerrar
Selector de búsqueda de entrada
En este momento está usando el acceso para invitados
Acceder
Página Principal
  1. Institutos
  2. Ingeniería Eléctrica
  3. dlp
  4. Práctica 4
Carpeta

Práctica 4

Práctica 4

Práctica 4

Objetivos

  • Tomar contacto con el estándar Wishbone para interfaces entre módulos (IP cores) dentro de un sistema integrado en un chip (System on Chip o SoC). Se usarán transferencias simples de lectura y escritura.


Descripción general del problema

 

El sistema a diseñar permitirá, desde un PC, escribir y leer varios dispositivos esclavo conectados a un bus Wishbone.Para esto se utilizará
un IP Core que recibe comandos a través de la conexión JTAG y los
traduce en ciclos Wishbone.

    • Lab4.pdfLab4.pdf
◄ Práctica 3
Crear sistema con Master WB y 2 esclavos WB ►
En este momento está usando el acceso para invitados (Acceder)
Resumen de retención de datos
Descargar la app para dispositivos móviles
Desarrollado por Moodle