Práctica 3
Práctica 3
Práctica 3
Objetivos
-
Uso de módulos parametrizables de Altera para el diseño de circuitos digitales más complejos.
-
Familiarización con el uso de los M9K de la familia Cyclone III de Altera.
-
Familiarización con las herramientas de análisis de tiempo de Altera y optimización para frecuencia máxima de funcionamiento.
-
Realización hardware de un algoritmo de procesamiento de señales sencillo.
Descripción general del problema
Modificar el cirtuito de la práctica anterior utilizando divisores que no son potencia de 2:
Yn = 1/3 Xn + 1/5 Xn-1 + 1/7 Xn-2 + 1/7 Xn-3
Analizar los reportes del análisis de temporización de Altera y utilizar técnicas de pipeline para mejorar la frecuencia máxima del circuito.
Utilizar el módulo lpm_divide de Altera para implementar las divisiones y el módulo altpll para obtener frecuencias de reloj mayores a los 50 MHz del oscilador de la placa.