Salta al contenido principal
Panel lateral
Enlaces de interés
FING
Bedelia
SGAE
OpenFing
Noticias
Redes sociales
Orientacion y consulta
Convivencia
Cursos
Institutos
Tecnólogos
Posgrados
Extensión
Institucional
Más
Buscar
Cerrar
Buscar
Selector de búsqueda de entrada
En este momento está usando el acceso para invitados
Acceder
Página Principal
Expandir todo
Colapsar todo
Abrir índice del curso
Abrir cajón de bloques
Institutos
Computación
arqcomp
15- Pipeline
Arquitectura de Computadoras
Perfilado de sección
General
Información Sede CENUR
Curso código 1443 (ediciones anteriores a 2024)
Cronograma 2024
1- Introducción
2- Sistemas de numeración
3- Códigos y errores
4- Representación Interna de Datos
5- Álgebra de Boole
6- Circuitos combinatorios
7- Memorias
8- Máquinas de Estado
9- Circuitos Secuenciales
10- Máquina Lógica General
11- CPU
12 - Arquitectura Intel x86
13 - E/S e Interrupciones
14- Jerarquía de Memoria
15- Pipeline
16 - Superescalares
Evaluaciones anteriores
Pipeline
Definición y ejemplos
Hazards
Predicción de saltos
Seleccionar actividad Pipeline
Pipeline
Foro
Seleccionar actividad Teórico (copia) (copia) (copia) (copia) (copia)
Teórico
Seleccionar actividad Notas sobre Pipeline
Notas sobre Pipeline
Archivo
Seleccionar actividad Diapositivas de referencia sobre Pipelines
Diapositivas de referencia sobre Pipelines
Archivo
Seleccionar actividad Video - Teórico [Pipeline]
Video - Teórico [Pipeline]
URL
◄
14- Jerarquía de Memoria
Ir a...
General
Información Sede CENUR
Curso código 1443 (ediciones anteriores a 2024)
Cronograma 2024
1- Introducción
2- Sistemas de numeración
3- Códigos y errores
4- Representación Interna de Datos
5- Álgebra de Boole
6- Circuitos combinatorios
7- Memorias
8- Máquinas de Estado
9- Circuitos Secuenciales
10- Máquina Lógica General
11- CPU
12 - Arquitectura Intel x86
13 - E/S e Interrupciones
14- Jerarquía de Memoria
15- Pipeline
16 - Superescalares
Evaluaciones anteriores
►
16 - Superescalares
