Salta al contenido principal
Panel lateral
Enlaces de interés
FING
Bedelia
SGAE
OpenFing
Noticias
Redes sociales
Orientacion y consulta
Convivencia
Cursos
Institutos
Tecnólogos
Posgrados
Extensión
Institucional
Más
Buscar
Cerrar
Buscar
Selector de búsqueda de entrada
En este momento está usando el acceso para invitados
Acceder
Página Principal
Abrir índice del curso
Abrir cajón de bloques
Institutos
Computación
arqcomp
13 - E/S e Interrupciones
Arquitectura de Computadoras
Diagrama de temas
General
Cronograma 2023
1- Introducción
2- Sistemas de numeración
3- Códigos y errores
4- Representación Interna de Datos
5- Álgebra de Boole
6- Circuitos combinatorios
7- Memorias
8- Máquinas de Estado
9- Circuitos Secuenciales
10- Máquina Lógica General
11- CPU
12 - Arquitectura Intel x86
13 - E/S e Interrupciones
14- Pipeline
15- Jerarquía de Memoria
Evaluaciones anteriores
Laboratorio
E/S e Interrupciones
E/S
Interrupciones
Ciclo de atención.
Habilitación y prioridades.
Rutinas de atención.
E/S e Interrupciones
Foro
Teórico
Notas sobre E/S
Archivo
Notas sobre Interrupciones
Archivo
Video - Teórico [Entrada/Salida]
URL
Video - Teórico [Interrupciones 1]
URL
Video - Teórico [Interrupciones 2]
URL
Práctico
Práctico 9
Práctico 9 - E/S e Interrupciones
Archivo
Video - Práctico 9 - Ejercicios 1 y 7
URL
Presentación Práctico 9
Archivo
Práctico 10
Práctico 10 - Interrupciones en 8086
Archivo
Video Práctico 10 - Ejercicio 3
URL
Taller
Taller 9 - E/S e Interrupciones
Archivo
Taller 10 - Interrupciones en 8086
Archivo
◄
12 - Arquitectura Intel x86
Ir a...
General
Cronograma 2023
1- Introducción
2- Sistemas de numeración
3- Códigos y errores
4- Representación Interna de Datos
5- Álgebra de Boole
6- Circuitos combinatorios
7- Memorias
8- Máquinas de Estado
9- Circuitos Secuenciales
10- Máquina Lógica General
11- CPU
12 - Arquitectura Intel x86
13 - E/S e Interrupciones
14- Pipeline
15- Jerarquía de Memoria
Evaluaciones anteriores
Laboratorio
►
14- Pipeline