Salta al contenido principal
Panel lateral
Enlaces de interés
FING
Bedelia
SGAE
OpenFing
Noticias
Redes sociales
Orientacion y consulta
Convivencia
Cursos
Institutos
Tecnólogos
Posgrados
Extensión
Institucional
Más
Buscar
Cerrar
Buscar
Selector de búsqueda de entrada
En este momento está usando el acceso para invitados
Acceder
Página Principal
Abrir índice del curso
Abrir cajón de bloques
Institutos
Computación
arqcomp
11- CPU
Arquitectura de Computadoras
Diagrama de temas
General
Información Sede CENUR
Curso código 1443
Cronograma 2024
1- Introducción
2- Sistemas de numeración
3- Códigos y errores
4- Representación Interna de Datos
5- Álgebra de Boole
6- Circuitos combinatorios
7- Memorias
8- Máquinas de Estado
9- Circuitos Secuenciales
10- Máquina Lógica General
11- CPU
12 - Arquitectura Intel x86
13 - E/S e Interrupciones
14- Jerarquía de Memoria
15- Pipeline
16 - Superescalares
Evaluaciones anteriores
Encuestas estudiantiles
CPU
12 de setiembre
Componentes.
Ciclo de instrucción.
Unidad de control. Control cableado y microprogramado.
Registros.
Formato de instrucción. Direccionamiento.
CPU
Foro
Teórico
Notas sobre Organización
Archivo
Diapositivas
Archivo
Video - Teórico [Ciclo de instrucción / Organización de la CPU]
Contenido interactivo
◄
10- Máquina Lógica General
Ir a...
General
Información Sede CENUR
Curso código 1443
Cronograma 2024
1- Introducción
2- Sistemas de numeración
3- Códigos y errores
4- Representación Interna de Datos
5- Álgebra de Boole
6- Circuitos combinatorios
7- Memorias
8- Máquinas de Estado
9- Circuitos Secuenciales
10- Máquina Lógica General
11- CPU
12 - Arquitectura Intel x86
13 - E/S e Interrupciones
14- Jerarquía de Memoria
15- Pipeline
16 - Superescalares
Evaluaciones anteriores
Encuestas estudiantiles
►
12 - Arquitectura Intel x86